计算机组成原理知识点总结高中，计算机组成原理知识点总结图
《计算机组成原理》复习总结第一章计算机系统概论电子数字计算机的分类( P1 ) )。
通用计算机(超级计算机、大型机、服务器、工作站、微机、单片机)、专用计算机。
计算机性能指标( P5 )数字计算机的五个主要部件及其各自的主要功能( P6 ) )。
五个部件：内存、运算器、控制器、输入设备、输出设备。
主要存储功能：保存原始数据和解决问题的步骤。
运算器的主要功能：进行算术、逻辑运算。
控制器的主要功能：从内存中取出解决问题的步骤(程序)并进行分析，执行操作。
输入设备的主要功能：将人们熟悉的信息格式转换为机器内部可接收识别的二进制信息格式。
输出设备的主要功能：将计算机处理的结果转换成人或其他机器能够接收和识别的信息形式。
计算机软件( P11 ) )。
系统程序——用来管理整个计算机系统
按APP排序——任务编制的各种程序第2章运算方法和运算器课件工作第3章内存的分类( P65 ) )。
按存储介质：
挥发性：半导体存储器
非易失性：磁表面存储器、磁芯存储器、光盘存储器
按访问方法：
访问时间与物理地址无关(随机访问) :
随机存储器RAM——可在程序执行过程中写入
只读存储器ROM——在程序运行时是只读的
访问时间与物理地址相关(串行访问) :
按顺序访问内存磁带
直接访问内存磁盘
按计算机角色：
主存储器：随机存储器RAM——静态RAM、动态RAM
只读存储器ROM——MROM、PROM、EPROM、EEPROM
闪存存储器
高速缓冲存储器(高速缓存)
辅助存储器——磁盘、磁带、光盘存储器分级( P66 ) )。
内存三个主要特性的关系：速度、容量、价格/比特
多级存储体系结构：缓存、主存储和外部存储。
主存储器的技术指标( P67 )。
存储器容量：每个存储单元个数m1单元的位数n
访问时间从读/写操作开始到操作完成的时间
访问周期—两次独立存储操作所需的最小时间间隔。 时间单位为ns。
内存带宽：单位时间内存访问的信息量、位/秒、字节/秒是衡量数据传输速度的重要技术指标。
SRAM存储器( P67 )基本存储体)使用锁存器(触发器)作为存储体。
基本静态存储单元阵列( P68 )双重解码方式) P68 )读周期、写周期、存取周期) P70 ) DRAM存储器) P70 )基本存储单元：一个MOS晶体管和电容器
存储原理：存储的信息1或0用电容器上的电荷量表示(满充电) 1； 无电荷：0)。
1个DRAM存储单元的写入、读取、更新动作( P71 ) DRAM的更新：集中更新和分散更新( P73 )存储容量的扩展) P73 )。
增加位扩展——存储器字长( P73 ) )。
增加字扩展——存储器字数( P73 ) )。
字，位扩展( P74 ) )。
例题( P73 )只读存储器rom ( p80 ) ) ) ) ) )。
掩模ROM，PROM，EPROM，EEPROM，闪存( P80-86 )并行存储器；P86 )双端口存储器)意味着同一个存储器有两组相互独立的读写控制电路。
多模块交叉存储器：连续的地址分布在相邻的不同模块内，同一模块内的地址都是不连续的。
对连续字的分块传输实现了多模块的流水式并行访问，大大提高了存储器的带宽。
cache的基本原理( P92 ) )。
避免CPU的“空等”现象
CPU和主存储器( DRAM )的速度差异
程序访问的局部原理
cache由高速SRAM构成
cache的基本原理( P93 ) )。
命中、未命中、命中率( P93 ) )。
例题( P94 )缓存和主存的地址映射( P94 ) )。
全联系映像：可以将主存储器中的任意块映像为缓存中的任意块。
直接图像：每个高速缓存块可以对应于多个主存储器块。 每个主存储块只能对应一个高速缓存块。
组联合图像：某个主存储器块j按类型u被映射到高速缓存的第I组中的任一个块。
替换算法( P98 ) )。
调换先进先出算法( FIFO )组中最初转入cache的块时，不需要随时记录各块的使用情况，因此容易实现，开销小。
交换最近使用的最小算法( LRU ) (最近未访问的行)块)。
每行设置一个计数器，缓存每次命中时清除命中行计数器，其他各行计数器加1。
需要替换时，比较各特定行的计数值，替换计数值最大的行。
最不常用( LFU ) :如果被访问的行计数器增加1，替换值较小的行，则无法反映最近的cache访问情况。
随机替换：从特定行的位置随机选择一行进行替换。
cache的回写方法( P99 )回写方法、全书方法、回写方法( P99-100 )第四章命令系统命令系统( P103 )程序、高级语言、机器语言、命令系统、命令系统、复杂命令系统计算机( CISC )精简命令系统计算机) RISC
操作码：指令操作性质的二进制代码
地址代码：指令中的地址代码用于指示该指令的源操作数地址、一个或两个、结果地址和下一个指令的地址。
3地址命令、2地址命令、1地址命令、零地址命令； 三种双地址命令( SS、RR、RS ) ( P106 ) ) ) ) )。
命令字长、机器字长( P107 ) )。
例题( P110 )操作数类型( P110 ) )。
地址数据、数值数据、字符数据、逻辑数据地址方式P112
确定本条命令的操作数地址，然后要执行命令的命令地址
指令地址
顺序地址——PC 1
跳转地址——迁移类命令
数据地址( P112-116 ) ) ) ) ) ) )。
即时地址——格式的地址是操作数
直接地址——有效地址由形式地址直接给出
隐式地址——操作数地址隐式存储在操作码中
间接地址——有效地址由形式地址间接提供
寄存器地址——有效地址是寄存器号
寄存器地址——的有效地址在寄存器中
基址——有效地址=形式地址基址
索引地址——有效地址=形式地址索引寄存器的内容
相对地址——有效地址=PC内容格式地址
堆栈地址——堆栈顶部指针
段地址例题( P118 )指令的分类) 119 )数据处理、数据存储、数据传输、程序控制RISC技术) P121 ) )。
RISC——指令系统计算机合理化
CISC——复杂指令系统计算机
RISC命令系统的特征( P121 )第五章中央处理器CPU的功能( P127 ) ) ) ) ) ) )。
命令控制、操作控制、时间控制、数据加工CPU的基本结构( P127 )控制器、运算器、cacheCPU的主要寄存器( P128 )数据缓冲区) DR )、命令寄存器( IR )、程序计数器( PC )
取出和执行一个指令所需的所有时间。
指令周期、机器周期、时钟周期( P131 ) )。
一个指令周期包含多个机器周期
一个机器循环包括多个时钟循环
取指定周期(数据流) P132 )
周期(数据流) P133—138 )时间序列信号作用和体制) P141 )
定时信号的基本体制是电位-脉冲制。
数据被施加到触发器的电位输入端子d，用于输入数据的控制信号被施加到触发器的时钟脉冲输入端子CP。
电位的高低表示数据是1还是0，在输入数据的控制信号到来之前，电位信号必须稳定。
节奏电位、节奏脉冲( P142 )控制器的控制方式) P144 )同步控制方式)也就是按照一定的定时控制方式，各个操作由统一的定时信号控制，以在每个机器周期产生统一数量的节奏电位和动作脉冲。
异步控制方式：不受统一时钟周期(节奏)限制的各操作之间的联系和各部件之间的信息交换采取应答方式。
联合控制方式：同步控制和异步控制相结合的方式，大部分指令在一定周期内完成，少数难以确定的操作采用异步方式。
微程序控制原理( P145 )微程序控制是运行一个微程序实现一个机器指令的功能。
微程序控制的基本思想：仿照计算机解题程序，将微操作控制信号制作成一般所说的“微指令”，将这些微指令按时间顺序排列在微程序中，存储在一个只读存储器中，由计算机
微程序、微指令、微指令、微操作( P145 )机器指令与微指令的关系) P150 )微指令编码方法) P151 )直接表示方法：所述微指令中的每一位表示所述微指令，且不需要解码。
编码表示法：将一组具有弹性的微指令信号组成一个组，即一个场，由组(场)解码器解码、解码、输出每一个微指令信号，作为操作控制信号。
混合表示法：将直接表示法和字段表示法混合使用，可以综合考虑微指令语言的长度、灵活性、速度等要求。
微指令格式( P153 )。
水平微指令是指一次可以定义多个微指令并并行执行的微指令。
垂直微指令：在微指令中设置微指令字段，采用微指令编码编译法，通过微指令编码规定微指令的功能。 被称为垂直微指令。
垂直微指令的结构类似于机器指令的结构。
硬连接控制器( P155 )的基本思想：通过逻辑电路直接连接产生，也称为组合逻辑控制方式。
该逻辑电路是由门电路和触发器构成的复杂的树逻辑网络。
3个输入：来自指令操作码解码器的输出； 来自致动器的反馈信息； 来自定时发生器的定时信号包括差拍电位信号m和差拍脉冲信号t。
一个输出：微操作控制信号
硬连线控制器的基本原理：某微操作控制信号c用逻辑函数表示。
并行处理技术( P161 )并行性概念：问题具有可以同时运算和操作的特性。
时间并行处理：将多个处理流程在时间上错开，依次使用同一硬件设备的各个部件，加快硬件周转，加快速度。 实现方式是采用流水处理部件。
航天：以数取胜。
它真的能体现同时性
时间空间并行：综合应用。
奔腾采用了超标流水线技术。
管线分类( P163 )
指令流水线：指指令步骤的并行。
将指令流处理过程划分为取指令、解码、取操作数、执行、写回等几个并行处理过程段。
算术流水线：指运算操作步骤的并行。
例如流水加法器、流水乘法器、流水除法器等。
流水线是指程序步骤的并行化。
由一系列级联的处理器构成流水线的各进程段，各处理器负责某个特定的任务。
管线中的主要问题( P164 )。
资源关联：是指多条指令进入流水线后，在同一机器时钟周期内竞争一个功能部件而发生的冲突。
数据关联：在一个程序中，如果必须等待上一个指令的执行，则不能执行下一个指令。
解决数据相关冲突的方法：为了解决数据相关的冲突，在流水CPU的运算器上特意设置若干运算结果缓冲寄存器，暂时保留运算结果，以供后续指令直接使用。 被称为“前进”或方向传输技术。
控制相关：由传输指令引起。
解决相关纠纷的方法：延迟转移法、转移预测法。
例题( P165 )第六章总线系统总线的概念( P184 ) ) ) )。
总线是构成计算机系统的互连机构，是多个系统功能部件之间进行数据传输的共同路径。
总线分类( P184 ) )。
内部总线——CPU内部连接各寄存器和运算单元之间的总线。
将系统总线——CPU与计算机系统内的其他高速功能部件相互连接的总线。
根据系统传输的信息，可分为数据总线、地址总线、控制总线三种。
I/O总线——中连接低速I/O设备的总线。
总线性能指标( P185 )。
总线宽度：指数据总线的数量。
寻址能力：取决于地址总线的数量。
PCI总线的地址总线为32位，寻址能力达到4GB。
传输速率：也称为总线带宽，是衡量总线性能的重要指标。
例题( P193 )总线上的消息传输方式( P190 ) )。
串行传输：使用一条传输线，采用脉冲传输(脉冲为1，脉冲为0 )。
没有连续脉冲的处理方法：比特时间。
并行传输：每条数据位需要1条传输线，一般采用电位传输(电位高为1，电位低为0 )。
时分传输：总线复用，共享总线部件时分使用总线。
总线接口( P192 )。
I/O接口，也称为适配器，与CPU的数据传递始终是并行的，与外围设备的数据传递可以是并行的或串行的。
公共汽车仲裁( P193 )。
集中仲裁：有统一的公交仲裁器。
链式询问方式、计数器定时询问方式、独立要求方式( P193—195 ) ) ) ) ) ) ) ) ) ) ) ) ) ) ) ) ) ) ) ) ) ) ) ) ) ) ) ) ) ) ) ) ) ) )。
分散调解：不需要中央调解器。 每个潜在的主功能模块都有自己的仲裁器和仲裁编号。
( P195 )总线时刻( P196 ) )。
定时—总线时钟信号决定事件出现在总线上的时间。
异步定时：后者事件出现在总线上的时间基于前者事件的发生，即响应表达式或联锁机制。
PCI总线( P200 )。
PCI )外围设备互连、PCI总线)连接各种高速PCI设备。
PCI是不依赖于处理器的高速外围总线，是重要的层间总线。
采用同步时序协议和集中仲裁策略，具有自动配置功能。
PCI总线支持无限突发传输。
即插即用。
第七章外围设备外围设备的定义和分类( P209 ) )。
除了CPU和主存储器外，计算机系统的所有部分都可以作为一个外围设备来看。
外围设备大致分为输入设备、输出设备、外部存储设备、数据通信设备、过程控制设备。
磁记录原理( P210 ) )。
计算机的外部存储器也称为磁表面存储器。
磁表面记忆是指在金属铝或塑料表面薄薄地涂一层磁性材料，承载磁性材料，用以存储信息。
磁盘存储器、磁带存储器都是磁表面存储器。
磁性材料上呈现剩磁状态的地方形成磁化元件或存储元件，是记录二进制信息位的最小单位。
磁表面存储器读写原理( P211 ) )。
在磁表面存储装置中，使用称为磁头的装置形成并判别磁层内的不同磁化状态。
通过电磁转换，利用磁头写入线圈内的脉冲电流，通过能够将1位的二进制码转换为搭载磁性体存储单元的不同的剩馀磁化状态的磁-电转换，利用磁头的读出线圈，在存储单元的不同的剩馀磁化状态下
的构成和分类( P213 ) ) ) ) ) ) ) ) ) )。
硬盘是指记录介质为硬质圆形磁盘的磁表面存储装置。
主要由磁记录介质、磁盘控制器、磁盘驱动器三大部分组成。
温彻斯特磁盘简称温盘，是用先进技术开发的可移动磁头固定磁盘的磁盘机。
是一种一体化、密闭组合的硬盘，可自由拆卸磁头、磁盘、电机等驱动部件，甚至读写电路等。
磁盘上的信息分布( P215 )。
记录面、轨道、扇区( P215 ) )。
音轨编号( P215 )。
光盘地址由记录面编号(也称为磁头编号)、轨道编号、扇区编号三部分构成。
磁盘存储技术指标( P216 )。
存储密度：存储密度分区密度、位密度、面密度。
磁道密度：光盘半径方向上每单位长度的磁道数，单位磁道/英寸。
位密度：以磁道为单位的长度中可以记录的二进制码的位数。 单位为比特/英寸。
面密度：位密度与轨迹密度的乘积，单位为位/平方英寸。
平均存储时间=查找时间、等待时间、数据传输时间( P216 ) ) ) ) ) ) ) ) ) ) ) ) ) ) ) ) )。
数据传输速率( P217 )。
例题( P217 )磁盘缓存( P217 ) )。
磁盘缓存用于弥补慢速磁盘和主存速度之间的差异。
磁盘阵列raid(p218 )。
RAID )独立磁盘冗馀阵列(廉价冗馀磁盘阵列)或简单磁盘阵列。
简单来说，RAID将多个独立硬盘以不同方式组合在一起形成一个硬盘组(逻辑硬盘)，提供比一个硬盘更高的存储性能，并提供数据冗馀
配置磁盘阵列的各种方法都是RAID级别的。
RAID 0提高存储性能的原理是将连续数据分布在多个磁盘上进行访问。 这样，来自系统的数据请求可以在多个磁盘上并行执行，每个磁盘都可以执行自己的部分数据请求。
这样的数据上的并行处理可以充分利用总线的带宽，显著提高磁盘整体的访问性能。
第八章输入输出系统外围设备的速度等级( P236 ) )。
在CPU和外围设备之间传输数据时调整时间：
极慢或简单的外围设备： CPU只接收和发送数据。
低速或中速器件：可采用异步定时方式。
高速外围设备：采用同步定时方式。
I/O和主机信息交换方法( P237 ) ) ) ) ) ) ) ) ) ) )。
程序查询方式、程序中断方式、直接存储器存取( DMA )方式、频道方式程序查询方式( P239 ) )。
CPU和外围设备之间的数据传输完全由计算机程序控制。
需要输入输出时，CPU暂停主程序的执行，转移到执行设备输入输出的服务程序，按照服务程序中的I/O指令进行数据传输。
这是最简单、最经济的输入输出方式，需要的硬件很少。
但是，由于外围设备运行缓慢，程序进入查询周期会浪费CPU时间。
中断的概念( P242 ) )。
中断是指CPU暂时中止现行程序，处理随机发生的紧急情况，处理完毕后自动返回原程序的功能和技术。
程序中断方式的原理( P242 )。
在程序中断方式下，某外围设备的数据准备好后，“自行”向CPU发送请求中断的信号，要求CPU暂时中断当前正在执行的程序进行数据交换。
当CPU响应此中断时，它将暂停主程序的执行，并自动转移到该设备的中断服务程序。
中断服务程序结束后，CPU返回原主程序。
中断处理中的几个问题( P243 )。
只有在当前命令执行完成后，即转移到公共操作时，CPU才会接受设备中断请求。
现场保存( P243 ) )。
中断掩码( P243 )。
中断处理进程( P243 )单级中断和多级中断( P245 ) ) ) ) ) ) ) ) ) ) ) ) ) ) ) ) ) ) ) ) )。
在单级中断系统中，所有中断源属于同一级，所有中断源的触发器单列，其优先级接近CPU，优先级较高。
响应中断请求后，将执行作为中断源的中断服务程序。
此过程不允许其他中断源中断中断服务程序。 高优先级中断源可以中断。
多级中断系统是指计算机系统有相当多的中断源，根据每个中断事件的优先级分为几个级别，并为每个中断级别分配优先级。
高优先级的中断级别可以中断低优先级的中断服务程序，使其作为程序嵌套。
维多利亚级中断是指各级中断只有一个中断源，
二维多级中断是指各级中断又有多个中断源。
DMA的基本概念( P253 )。
直接内存访问( DMA )是一种完全由硬件执行I/O交换的机制。
在这种方式下，DMA控制器从CPU完全接管总线控制，数据交换直接在内存和I/O设备之间进行，而不通过CPU。
DMA方式一般用于高速传输分组数据。
DMA方式的优点( P253 ) DMA可执行的若干操作( P254 ) )。
从外围设备发出DMA请求； CPU根据请求而将CPU的动作变更为DMA操作方式，DMA控制器使总线的控制从CPU接管； 由DMA控制器进行存储器寻址，即决定数据传输的存储单元的地址和数据传输个数的计数，执行数据传输的操作； 发送中断，向CPU报告DMA操作的结束。
DMA传输方式( P254 )。
CPU存取存储器、循环使用、DMA和CPU的交替存取( P254 )、停止DMA数据传输过程( P257 ) )。
传输前预处理； 正式传输； 发送后处理。
( P257 )频道的基本概念( P261 ) )。
通道是一种特殊功能的处理器，拥有自己的指令和程序专门负责数据输入输出的传输控制，而CPU将“传输控制”的功能委托给通道后只负责“数据处理”的功能。
这样，通过将通道和CPU分时使用内存，实现了CPU内部的运算和I/O设备的并行动作。
通道功能( P253 )。
通道有两种类型的总线：存储总线。 承担通道和内存、CPU和内存之间的数据传输任务。
通道是I/O总线，负责外围设备和通道之间的数据传输。
在逻辑结构上，I/O系统通常具有CPU与存储体、设备控制器体、外围设备这4个阶段连接
优先级级别—大多数I/O设备的读/写信号都是实时的，如果不立即处理，将会丢失数据，因此，如果通道和CPU同时请求访问，通道优先级高于CPU。
由CPU管理频道( P262 ) )。
CPU通过执行I/O命令和处理来自通道的中断来实现通道的管理。
来自通道的中断有数据传输结束中断和故障中断两种。
通道I/O模块管理( P262 ) )。
通过通道命令控制I/O模块进行数据传输操作，通过通道状态字接收I/O模块反映的外围设备状态。
通道类型( P262 )。
选择通道、排列复用通道、字节复用通道( P263 )第9章操作系统支持虚拟存储器的概念( P282 )。
虚拟内存利用磁盘等辅助内存来扩大主存容量，用于更大和更多的程序。
这是一种非常大容量的存储逻辑模型，而不是实际的物理存储。
这是指主记忆-外部记忆水平。
它透明地为用户提供了比实际主存储区域大得多的程序地址空间。
实际地址：或物理地址、计算机物理存储器的访问地址。 从CPU引脚发送的、用于存取主存储部的地址，是对应的存储区域——物理存储区域或主存储区域。
虚拟地址：或逻辑地址。 编制程序时独立指定地址，使用的地址。 对应的存储区域——虚拟存储区域或逻辑地址区域。
重新定位从虚拟地址到实际地址的转换过程——程序。
虚拟访问进程( P283 ) ) ) ) ) ) ) )。
虚拟存储器的用户程序按虚拟地址寻址，存储在辅助存储器中，在运行程序时，CPU按虚拟地址访问主存储器，辅助硬件查找虚拟地址与物理地址的对应关系，并存储在该虚拟地址中如果在主存储器中，则CPU直接执行已经在主存储器中的程序； 如果没有，请设置从次存储到主存储的时间表。
存在虚存与cache的异同( P283 )若干虚拟存储器( P284 )
段、页面、段页面的虚拟内存( P284 ) )。
页面，页面表：在基于页面的虚拟存储系统中，虚拟地址空间被划分为等长的页面，称为逻辑页面。 主存储区域也分为同样大小的页面，称为物理页面。
因此，虚拟地址分为两个字段。 高字段是逻辑页码，低字段是页面内地址(偏移)； 物理地址也分为两个字段。 高字段是物理页号，低字段是页内地址。
在页表中，可以将虚拟地址(逻辑地址)转换为物理地址。
页式虚拟存储器地址映射：地址转换时，以逻辑页号作为页表内的偏移地址索引页表，找出对应的物理页号，以物理页号作为实际存储器地址的高字段，虚拟地址的页
虚拟页面的内容未取入主存储器时，计算机启动输入输出系统，将虚拟地址指示的1页内容从子存储器取入主存储器，提供CPU访问。
转换备份缓冲器( P285 )段虚拟存储器( P286 ) )。
分段虚拟存储器是将由程序的逻辑结构形成的分段，例如主程序、子程序、过程、表等作为主存储器的分配单位的虚拟存储器管理方式的存储器。
每个段的大小可以不相等。
每个程序都有一个段表(映射表)，用于存储该程序的每个段从辅助存储器加载到主存储器中的情况信息。
段表通常位于主存储器中。
段虚拟地址映射( P287 )段页面虚拟存储器( P287 ) )。
用逻辑单位分隔程序后，将各段落分成固定大小的页面。
转入和转出主存储器是逐页进行的，但可以逐段实现共享和保护，兼具页面式和分段式的优点。
虚存的替换算法( P289 ) )。
虚拟存储中的替换策略通常使用最近使用( LRU )算法、LFU算法、FIFO算法或两种算法的组合。
例题( P289 ) )。